SISTEMAS DIGITALES

SEMESTRE 2016B

PROGRAMACIÓN MICROCURRICULAR

 

  Elementos de Evaluación Descripción del elemento de evaluación % Nota Bimestre I % Nota Bimestre
II
  Prueba Bimestral 1 Teoría, ejercicios de análisis y diseño de sistemas digitales relacionados con contenidos la asignatura 25% 25%
  Prueba Bimestral 2 Teoría, ejercicios de análisis y diseño de sistemas digitales relacionados con contenidos la asignatura 30% 30%
  Pruebas Sorpresa Evaluaciones continuas de corta duración sin aviso previo 25% 25%
  Proyecto Bimestral Aplicación práctica sobre diseño y demostración de funcionamiento de sistemas digitales relacionados con contenidos la asignatura 20% 20%
  LAS PRUEBAS SORPRESA NO SE PODRÁN RECUPERAR    
      100% 100%
                 
SECCIÓN 8. ACTIVIDADES DE VINCULACIÓN CON LA COLECTIVIDAD:
Respuesta a problemas de la comunidad o domésticos de ingeniería que involucre el diseño de sistemas digitales básicos, como por ejemplo : control de accesos, alarmas con clave, usos básicos de memorias.
SECCIÓN 9. CRONOGRAMA DE DESARROLLO DEL CURSO
 
Sesión de clase Fecha Detalle de contenido Detalle de actividades de aprendizaje y de evaluación Capítulo
1 10/10/2016 Introducción a los sistemas digitales. Señales analógicas y digitales. Sistemas de numeración. Marco Teórico y Resolución de Problemas Cap 1
2 12/10/2016 Conversión entre bases: Binario, Decimal y Hexadecimal. Marco Teórico y Resolución de Problemas Cap 1
3 17/10/2016 Operaciones con números binarios. Complementos verdadero y restringido. Suma y Resta Marco Teórico y Resolución de Problemas Cap 1
4 19/10/2016 Operaciones con números binarios. Complementos verdadero y restringido. Multiplicación y División Marco Teórico y Resolución de Problemas Cap 1
5 24/10/2016 Introducción a compuertas lógicas. Constantes y variables booleanas. Tablas de verdad. Operaciones y compuertas: OR, AND, NOT. Marco Teórico y Resolución de Problemas Cap 2
6 26/10/2016 Descripción algebraica de circuitos lógicos. Implementación de circuitos. Compuertas NAND, NOR. Ejercicios. Marco Teórico y Resolución de Problemas Cap 2
7 31/10/2016 Integración SSI. Familias lógicas. Construcción de compuertas usando tecnología CMOS. Compuertas a tres estados. Ejercicios. Marco Teórico y Resolución de Problemas Cap 3
8 02/11/2016 Vacación Permiso Cap 2
9 07/11/2016 Prueba Parcial No. 1 Evaluación Cap 2
10 09/11/2016 Introducción al álgebra de Boole; postulados, leyes y teoremas. Conjuntos universales completos. Compuerta XOR.tres estados. Marco Teórico y Resolución de Problemas Cap 3
11 14/11/2016 Simplificación de funciones booleanas usando el álgebra. Ejercicios. Marco Teórico y Resolución de Problemas Cap 3
12 16/11/2016 Minterms, maxterms. Introducción a mapas de Karnaugh. Marco Teórico y Resolución de Problemas Cap 4
13 21/11/2016 Reglas para la simplificación de funciones usando mapas K. Ejercicios. Marco Teórico y Resolución de Problemas Cap 4
14 23/11/2016 Introducción a circuitos MSI. Codificadores/Decodificadores Marco Teórico y Resolución de Problemas Cap  5
15 28/11/2016 Introducción a circuitos MSI. Codificadores/Decodificadores Marco Teórico y Resolución de Problemas Cap 5
16 30/11/2016 Prueba Parcial No. 2 Evaluación Cap 5
17 05/12/2016 Presentación de proyectos primer bimestre Marco Teórico y Resolución de Problemas Cap 5
18 07/12/2016 Diseño de Multiplexores, demultiplexores, Sumadores. Marco Teórico y Resolución de Problemas Cap 5
19 12/12/2016 Comparadores, Generadores y Chequeadores de Paridad. Marco Teórico y Resolución de Problemas Cap 5
20 14/12/2016 Diseño de circuitos utilizando integrados MSI. Marco Teórico y Resolución de Problemas Cap 5
21 19/12/2016 Funcionamiento en circuitos básicos aestables (osciladores). Marco Teórico y Resolución de Problemas Cap 6
22 21/12/2016 Circuitos secuenciales. Biestables: asincrónico y sincrónico. Marco Teórico y Resolución de Problemas Cap 6
23 26/12/2016 Vacación Permiso  
24 28/12/2016 Vacación Permiso  
25 02/01/2017 Circuitos asincrónicos y sincrónicos. Contadores/Divisores de frecuencia asincrónicos. Marco Teórico y Resolución de Problemas Cap 6
26 04/01/2017 Diseño de contadores sincrónicos. Marco Teórico y Resolución de Problemas Cap 6
27 09/01/2017 Contadores sincrónicos Up/Down programables. Marco Teórico y Resolución de Problemas Cap 6
28 11/01/2017 Aplicaciones de Contadores Marco Teórico y Resolución de Problemas Cap 6
29 16/01/2017 Prueba Parcial No. 3 Evaluación Cap 6
30 18/01/2017 Análisis y diseño de redes secuenciales sincrónicas. Registros de Desplazamiento. Marco Teórico y Resolución de Problemas Cap 6
31 23/01/2017 Aplicaciones Redes Sincrónicas Secuenciales Marco Teórico y Resolución de Problemas Cap 6
32 25/01/2017 Memorias: conceptos básicos y clasificación. Marco Teórico y Resolución de Problemas Cap 7
33 30/01/2017 Memorias ROM, RAM y arreglos de memorias. Marco Teórico y Resolución de Problemas Cap 7
34 01/02/2017 Diseño con memorias Marco Teórico y Resolución de Problemas Cap 7
35 06/02/2017 Dispositivos FPGA. Introducción a los circuitos PLD. Marco Teórico y Resolución de Problemas Cap 8
36 08/02/2017 Ejercicios Resolución de problemas Cap 8
37 13/02/2017 Prueba Parcial No. 4 Evaluación Cap 8
38 15/02/2017 Presentación de Proyectos Finales Evaluación Cap 8
 
SECCIÓN 10. UBICACIÓN Y HORARIOS DE USO DE AULAS Y LABORATORIOS:
Edificio Química Eléctrica. QE-504. Lunes  y miércoles 07h00 – 09h00